Da ich vorhabe meine Hausbleuchtung mit Dmx zu steuern habe ich eine Platine für einen DMX receiver hier aus dem Forum designed:
Diese Projekt: DMX-Receiver 12-Kanal mit ATtiny2313
und Hier meine Platine: [Blockierte Grafik: http://www.abload.de/img/boardqtlb4.png]
Jetzt meine Frage, kann man das so lassen, also bezüglich Leiterbahndicke, Leiterbahnabstand an den Kritischen Stellen und so weiter. Jeder Kanal soll mit max 2 A belastet werden können. Ich möchte dann 4 Stück davon bei Platinenbelichter auf eine 200x160mm Karte machen lassen. Bitte seid nachsichtig, ist meine Erste Platine, deshalb bin ich schon stolz, dass ich das alles auf eine Seite bekommen habe 
Also falls ihr Verbesserungsvorschläge habt, immer her damit 
Ps: Die Mosfets sind nicht die Richtigen, aber die einzigen mit to220 stehend in Eagle
Danke schonmal im Vorraus
Layout überprüfen bitte ;-)
-
Für die erste Platine sieht das ja schon mal ganz nett aus, schön aufgeräumt
Aber....die Masseflächen an den Mosfets!
Die Abstände zwischen den Anschlüssen sind schon reichlich knapp. Ich würde eher die Vorwiderstände (deshalb heißen die auch so ) direkt vor die Mosfets setzen. Dann kannst darunter die Masse flächhig ranfließen lassen.
Außerdem würde ich alle Leiterbahnen durch die größerer Strom fließt, so breit machen wie es hin passt.
Nebenbei fehlen noch Befestigngsbohrungen - die sollte man immer mit einplanen auch wenn man die hier auch nachträglich mal schnell irgendwo reinsetzten kann; beim nächsten Projekt vielleicht nicht und dann ärgerst du dich. -
Die Isolierung der Massefläche ggü. Gate und Drain ist bei einigen FETs zwischen den beiden Pins schon ziemlich eng bemessen, da könnte es evtl. Probleme geben. Mess mal nach, ob das mit den Mindestabständen deines Herstellers konform geht
Ansonsten schadet es auch nicht, den Quarz so nah wie möglich an den µC zu rücken. -
so danke erstmal, habe erst versucht die ganze Fet und Widerstand anordnung neu zu machen aber das will alles nicht so wie ich will
Habe jetzt mal den Quarz noch etwas näher rangesetzt und die Leiterabstände zwischen den Fets größer gemacht. Laut den Angeben von Platinenbelichter.de passen die Abstände so auf jeden Fall. Frage ist jetzt aber, ob das Ding 1A pro Mosfet verträgt, odermir die Leiterbahnen abrauchen (es sei gesagt, dass ich 70µm Kupfer nehmen werde): Ich habe das gerade mal auf Originalgröße Skaliert ausgedruckt: WOW das ist ja Winzig Für mich eher schlecht
[Blockierte Grafik: http://www.abload.de/img/boarda6bs6.png] -
Die Source-Anschlüsse der jeweils linken beiden MOSFET hängen in der Luft. Wenn es bei einem einseitigen Layout bleiben soll, solltest Du die Masse-Leitung waagerecht unter den MOSFET-Dreierreihen durchziehen und jeweils mit den Gatewiderständen überbrücken.
-
Die hängen doch nicht in der Luft sondern sind mit Masse verbunden?
Naja ich merk schon, ich muss das noch überarbeiten -
Wenn du den Quarz schon näher rückst, dann kannst du auch gleich die beiden Kondensatoren mitrücken. Es geht darum, die ungewollten Kapazitäten der Leitungen (die bilden mit der Massefläche einen Kondensator) zu minimieren
Mit 70µm Kupfer hast du bei 1A und 12mil breiten Bahnen ~8mOhm/cm Widerstand. Das passt schon.Warum eigentlich BUZ11? Ein Logic-Level-FET wäre evtl. besser.
-
Zum Fet, Ich hatte oben schon gesagt, dass ich einen anderen nehme nämlich den IRLZ44n, den gab es aber nicht in stehend bei egle also habe ich einfach einen anderen genommen
Die Pinbelegung ist meiner Meinung nach gleich :d hoffe ich doch 
Hab mal was neues gemacht:
[Blockierte Grafik: http://www.abload.de/img/boardfok7p.png]
Die 3 Drahtbrücken bei den Mosfets sind nur um mehr Stromfluss zu ermöglichen, müsste aber auch ohne gehen
Jetzt besser das Layout? -
C4 und C6 sind als Ablockkondensatoren der FETs (das sollen sie wohl sein, oder?) etwas deplatziert. Normalerweise setzt man sowas so nah ran wie möglich und nicht abseits an eine gar dünnere Leitung. Wie hoch wird denn die Schaltfrequenz?
Doch so im ganzen passt das Layout schon
-
nonever that you set the pcb file
greeting
